您的位置:电子电路网 >>技术文档 >>基础知识
各类MII (Media Independent Interface(介质无关接口))接口类型 评论(0) 收藏(0
浏览:4301次
顶 [0人]
0%
踩 [0人]
0%
登陆即可参与评分,获得积分奖励! [评分一次获1分,每天最多得5分]
  • 详细说明

MII 是英文Medium Independent Interface 的缩写,翻译成中文是“介质独立 接口”,该接口一般应用于以太网硬件平台的MAC 层和PHY 层之间,MII 接口 的类型有很多,常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、 SGMII、TBI、RTBI、XGMII、XAUI、XLAUI 等。下面对它们进行一一介绍。

MII接口:

MII接口

  • TXD(Transmit Data)[3:0]:数据发送信号,共4 根信号线;
  • RXD(Receive Data)[3:0]:数据接收信号,共4 根信号线;
  • TX_ER(Transmit Error): 发送数据错误提示信号,同步于TX_CLK,高电平有效,表示TX_ER 有效期内传输的数据无效。对于10Mbps 速率下,TX_ER 不起作用;
  • RX_ER(Receive Error): 接收数据错误提示信号,同步于RX_CLK,高电平有效,表示RX_ER 有效期内传输的数据无效。对于10Mbps 速率下,RX_ER 不起作用;
  • TX_EN(Transmit Enable): 发送使能信号,只有在TX_EN 有效期内传的数据才有效;
  • RX_DV(Reveive Data Valid): 接收数据有效信号,作用类型于发送通道的TX_EN;
  • TX_CLK:发送参考时钟,100Mbps 速率下,时钟频率为25MHz,10Mbps 速率下,时钟频率为2.5MHz。注意,TX_CLK 时钟的方向是从PHY 侧指向MAC 侧的,因此此时钟是由PHY 提供的。
  • RX_CLK:接收数据参考时钟,100Mbps 速率下,时钟频率为25MHz,10Mbps 速率下,时钟频率为2.5MHz。RX_CLK 也是由PHY 侧提供的。
  • CRS:Carrier Sense,载波侦测信号,不需要同步于参考时钟,只要有数据传输,CRS 就有效,另外,CRS 只有PHY 在半双工模式下有效;
  • COL:Collision Detectd,冲突检测信号,不需要同步于参考时钟,只有PHY 在半双工模式下有效。

MII 接口一共有16 根线。

RMII接口:

RMII接口

RMII 即Reduced MII,是MII 的简化板,连线数量由MII 的16 根减少为8 根。

  • TXD[1:0]:数据发送信号线,数据位宽为2,是MII 接口的一半;
  • RXD[1:0]:数据接收信号线,数据位宽为2,是MII 接口的一半;
  • TX_EN(Transmit Enable):数据发送使能信号,与MII 接口中的该信号线功能一样;
  • RX_ER(Receive Error):数据接收错误提示信号,与MII 接口中的该信号线功能一样;
  • CLK_REF:是由外部时钟源提供的50MHz 参考时钟,与MII 接口不同,MII 接口中的接收 时钟和发送时钟是分开的,而且都是由PHY 芯片提供给MAC 芯片的。这里需要注意的是, 由于数据接收时钟是由外部晶振提供而不是由载波信号提取的,所以在PHY 层芯片内的数 据接收部分需要设计一个FIFO,用来协调两个不同的时钟,在发送接收的数据时提供缓冲。 PHY 层芯片的发送部分则不需要FIFO,它直接将接收到的数据发送到MAC 就可以了。 CRS_DV:此信号是由MII 接口中的RX_DV 和CRS 两个信号合并而成。当介质不空闲时, CRS_DV 和RE_CLK 相异步的方式给出。当CRS 比RX_DV 早结束时(即载波消失而队列中 还有数据要传输时),就会出现CRS_DV 在半位元组的边界以25MHz/2.5MHz 的频率在0、 1 之间的来回切换。因此,MAC 能够从 CRS_DV 中精确的恢复出RX_DV 和CRS。 在 100Mbps 速率时,TX/RX 每个时钟周期采样一个数据;在10Mbps 速率时,TX/RX 每隔 10 个周期采样一个数据,因而TX/RX 数据需要在数据线上保留10 个周期,相当于一个数 据发送10 次。
  • 当 PHY 层芯片收到有效的载波信号后,CRS_DV 信号变为有效,此时如果FIFO 中还没有 数据,则它会发送出全0 的数据给MAC,然后当FIFO 中填入有效的数据帧,数据帧的开 头是“101010---”交叉的前导码,当数据中出现“01”的比特时,代表正式数据传输开始, MAC 芯片检测到这一变化,从而开始接收数据。
  • 当外部载波信号消失后,CRS_DV 会变为无效,但如果FIFO 中还有数据要发送时,CRS_DV 在下一周期又会变为有效,然后再无效再有效,直到FIFO 中数据发送完为止。在接收过程 中如果出现无效的载波信号或者无效的数据编码,则RX_ER 会变为有效,表示物理层芯片 接收出错。

以上为两种MII 接口,更多内容见PDF文档!


MII接口.jpg [ 37.2 KB ] [ 文章插图 ] [ 下载次数:6 ]
RMII接口.jpg [ 36.2 KB ] [ 文章插图 ] [ 下载次数:6 ]
MII接口类型详细解.pdf [ 134.6 KB ] [ 技术文献 ] [ 下载次数:15 ]

如无法正常下载,请点击这里报告问题,我们将在下一工作日内为您解决。

  • 发表评论
关闭
请您在通行证中登陆后再下载!
关闭

您当前的用户还没有激活


无法下载相关附件。


请查看您的注册邮箱获取激活信息或


单击此处


重新发送激活信息!


关闭

下载该附件需要积分

您的积分为 ,不足以支付!


您可以通过以下途径获取积分


1.上传文档可得5积分奖励


2.登陆可得2积分奖励,最多可得2分每天


3.评价文档可得1积分奖励,顶、踩,最多可得5分每天


查看更多积分获取的详细规则>>